B码终端时实现时间同步的主要一环，要实现系统的时间同步，离不开B码终端的正确设计和使用。实践表明B码终端的设计和使用容易发生影响时间同步的种种问题。

　　B(AC)码输入幅度为0.5至10V,而有的四型B码终端设计成只适应固定幅度的B(AC)码，当在现场使用时就发生了其输入幅度适应性差的问题，或者对小幅度的B(AC)码无法解码，或是不同输入幅度时其延时有较大的变化。因此在设计时一定要保证四型B码终端能适应规定的输入幅度变化范围，并且在此变化范围内，时间同步误差都应满足指标要求。

　　B(AC)码经通信信道传输后，其相位可能发生变化。由于通信一般对相位并无要求，因此送到四型B码终端的B(AC)码可能是正相的，也可能时反相的。四型B码终端的设计如未考虑到这一情况，在使用时如输入的B(AC)码是反相时，可能造成500us的时间同步误差，其后果是严重的。因此四型B码终端必须设计成具有自动判别并处理输入的B(AC) 码相位的功能。

　　B(AC)码经通信信道传输后波形会失真，四型B码终端应设计成在允许失真范围内的B(AC)码能正确解调，但有的四型B码终端设计成只能解调无失真的B(AC)码，而对失真的再规定范围内的B(AC)码不能解调，这样的B码终端无法使用。B(AC)码经远距离传输，信道的噪声容易造成误码，因此四型B码终端必须对输入的B(AC) 码进行误判，因此四型B码终端必须对输入的B(AC)码一旦误码，若不将其删除就会使终端输出的时间码出错，造成严重后果。