010-62893032
应用案例时钟与铷钟的精度丈量
时间：2017-04-29 发布者：中新创 浏览次数：次
时钟电路中的许多环节都会引起抖动。为了简单化的描述，跳过锁相环和其他电路不谈，只看时钟的源头——晶振。关于晶振的类型在网上有大量的介绍。早在无线电微波通信领域人们便发现了时钟jitter对通信质量的影响，当年在无线电和计算电路的优秀工程师已经深入探讨过抖动的来源和影响，所以目前时钟jitter早已不是一个新的问题。时钟源材质基本上都是石英晶振，给石英施加交变电压便会产生规律的正弦波。少数电路会采用铷钟，铷钟的精度可以保持10天不差10皮秒，这个精度足以使任何人听不到变化。
数字信号中的变化也就是抖动，如果在瞬时达到纳秒级别，将会明显略化听感。其实引起jitter大的原因并不是来自于晶振本身，而是来自于周围电路的电噪声干扰，无论采用何种晶振它都会显著劣化时钟电路指标。噪声程度普遍伴随着频率的降低而加强，低频抖动是难以抑制的。一个常见的例子便是电源噪声。
克服噪声后，接下来问题便是如何使得时钟电路生成系统可识别的时钟波形。这个问题的精髓在于，把缓慢的的正弦信号转化为高速，锐利的方波。一旦我们生成了方波，下一步会便是如何克服逻辑电路引入的jitter。逻辑电路的jitter，根据逻辑电路的类型，Jitter 可以是非常大的。如果你想实现亚皮秒级别的低抖动，至少你会面临逻辑电路可选性降低、高能耗电源以及高元件成本这三个问题。
如果Jitter足够低，它将不会被听到，但这涉及到jitter水平和频率之间的关系。
后，如果说通过这次实验得出了什么结论，那便是我们都需要专门的听音训练。教育在人的一生中是不可或缺的。
数字信号中的变化也就是抖动，如果在瞬时达到纳秒级别，将会明显略化听感。其实引起jitter大的原因并不是来自于晶振本身，而是来自于周围电路的电噪声干扰，无论采用何种晶振它都会显著劣化时钟电路指标。噪声程度普遍伴随着频率的降低而加强，低频抖动是难以抑制的。一个常见的例子便是电源噪声。
克服噪声后，接下来问题便是如何使得时钟电路生成系统可识别的时钟波形。这个问题的精髓在于，把缓慢的的正弦信号转化为高速，锐利的方波。一旦我们生成了方波，下一步会便是如何克服逻辑电路引入的jitter。逻辑电路的jitter，根据逻辑电路的类型，Jitter 可以是非常大的。如果你想实现亚皮秒级别的低抖动，至少你会面临逻辑电路可选性降低、高能耗电源以及高元件成本这三个问题。
如果Jitter足够低，它将不会被听到，但这涉及到jitter水平和频率之间的关系。
后，如果说通过这次实验得出了什么结论，那便是我们都需要专门的听音训练。教育在人的一生中是不可或缺的。
上一篇：北斗授时产业将逐渐向全球发展
